40G piirilevyn suunnittelu- ja reititysopas

1. Ominainen impedanssi

Painettu mikroliuskaviiva (pintakerros): Z=65Ω ± 10 %;

Painettu liuskaviiva (sisäkerros): Z=50Ω ± 10 %; differentiaalikellon yksi-päiden impedanssi maahan: 50Ω, differentiaaliimpedanssi: 100Ω.

2. Jäljen leveyssuositukset: Signaalin jäljen leveys=6 mailia, jäljen leveys=4.5 mailia vaikeasti--reititettäville jälkille, teho/maajäljen leveys=15 mil tai 30 mailia tilanteesta riippuen.

3. Pinoamissuositukset: Katso CS1999-viitemallin pinoaminen. Levyn paksuus: 2,4 ± 0,2 mm. Suositeltu kerrosmäärä ei saa ylittää 16-18.

4. BGA-sirun nasta-läpiviennit: Säilytä käyttämättömien nastajen johdin-ulostuloaukot niin paljon kuin mahdollista, paitsi ne, jotka vaikuttavat reitittämiseen.

1. Virtalähdetyyppejä ovat pääasiassa seuraavat:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A) ja 5V2N (3A), VDDQ, VTT ja VREF; nämä ovat digitaalisia virtalähteitä.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Nämä ovat analogisia virtalähteitä, jotka lähtevät lineaarisista tehomoduuleista.

2. Kun kyseessä on 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) ja 3V3 (10A), ota huomioon läpivientien nykyinen kapasiteetti, kun liität tehomoduulin lähtönastat tehonjakajakerrokseen virran tason perusteella.

On suositeltavaa lisätä vastaavat täyttötasot useille signaalikerroksille vastaavien nastojen ympärille ja käyttää sitten useita läpivientiä kerrosten yhdistämiseen virran ohjaamiseksi vastaavaan tehokerrokseen.

3. CS1999-, FPGA- ja optisissa moduuleissa on useita analogisia virtalähteitä. Nämä toimitetaan yleensä lineaarisilla teholähteillä tai LC-suodatuksella. Kaikki analogiset virtalähteet vaativat virranjaon. Analogista tehonjakoa suositellaan: jaa signaalikerrokselle siten, että ylemmän ja alemman vierekkäisen kerroksen on oltava signaalin maadoitus.

Seuraavat virtalähteet vaativat jakamisen:

1) CS1999 analogiset virtalähteet:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Optiset moduulit: 5V, 3V3, 1V8, 5V2N ja muut analogiset virtalähteet toimitetaan LC-suodatuksella. 4) ​​Muuta: Kaikki teholähteet induktorin L jälkeen.

4. Kaikkien 1008 PS kelan nykyisten läpivientien tulee olla 3A:n vaatimuksen mukaisia ​​ja kaikkien muiden 1A:n vaatimusten mukaisia.

5. Maatasot

Tämä sisältää signaalin maadoituksen ja rungon maadoituksen.

Rungon maataso tulee asettaa jokaisen signaalikerroksen ympärille ja liittää vastaavaan pistorasiaan.

6. Reitityksen aikana kaikkien LDO-tehonmuunnospiirien (LT1963AEQ, LT1764EQ, LP3883ES) TAB-tasot on määriteltävä ja yhdistettävä vastaaviin tasoihin. Lämmönpoistokuparin pinta-alaa tulee kasvattaa sopivasti, ja takapuolelle tulee myös lisätä symmetrinen kuparitaso (alue voi olla mahdollisimman suuri, jos layout sen sallii). Liitä nämä tasot vastaaviin teho- tai maatasoihin useiden läpivientien kautta lämmön haihtumisen helpottamiseksi. Jokaisen sirun TAB-tason määritelmät ovat seuraavat:

LT1963A/LT1764/LP3883: TAB=GND (maa).

7. Katso CS1999:n tehon ja maan erotuksesta arviointikortin todelliset asettelutiedostot.

1. Suunnittele ja toteuta logiikkakaavion mukaan. Irrotuskondensaattorit tulee sijoittaa tasaisesti jokaiselle laitteelle. P

2. Kummassakin kahdessa FPGA:ssa on viisi nastaa, K7/T7/Y4/AD7/AK7. Kytke ulkoinen 2,00 kΩ vastus maahan. Pidä nämä jäljet ​​poissa muista häiriölähteistä. Käytä maadoitusrengasta eristääksesi nämä jäljet ​​muista linjoista.

3. Yleiset irrotuskondensaattorin liitäntävaatimukset: Kondensaattorityynyn reititys on seuraavanlainen:

1. Differentiaalisignaalien yleiset vaatimukset:

• Differentiaaliparien pituuksien on oltava tiukasti yhteensopivia, maksimivirheellä<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 milj.
• Differentiaaliparit tulee reitittää samalle tasolle läpivientien ja kerrosten muutosten minimoimiseksi (paitsi silloin, kun vastaavat vastukset on kytketty, vain lähde- ja kohdeliittimet voivat vaihtaa kerroksia läpivientien kautta).
• Kun tehotasot jaetaan, saman tehotason vierekkäiset differentiaalisignaalit eivät voi ylittää osioita.
• Vastaavilla vastuksilla varustetuille päätteille sopivat vastusten kytkentätavat on esitetty alla olevassa kuvassa. Valitse jokin seuraavista yhteystavoista.

Myös jälkien pituuksien tulee noudattaa kaaviota.

Differentiaalilinjoilla, joissa on sarjakondensaattorit, differentiaaliparin kondensaattorit on sijoitettava samalle puolelle (yleensä lähelle liittimiä) ja niillä on oltava vastaavat juovat. Käytettäessä AC-kytkentää PECL-kelloille, lähteen ulkoinen vastus kytketään alla olevan kuvan mukaisesti.

2. Kellon signaalit

• Differentiaalikellot

Sisältää seuraavat signaalit:

622M-kellossa on kolme paria: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N ja CS1999_REFCLK_P/N.

156M-kellossa on kahdeksan paria: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N ja CS1999_IL_REFCLK1/2_P/N.

Katso yllä olevien signaalien reititys- ja sovitusvaatimukset. Pidä differentiaalikellon jäljet ​​mahdollisimman kaukana muista signaalilinjoista, erityisesti rinnakkaisista juovista. Jokaisen differentiaaliparin ei tarvitse olla samanpituinen kuin muiden differentiaaliparien, mutta enimmäispituus ei saa ylittää 15 cm. Yksi-päättyneet LVTTL-kellosignaalit

Sisältää seuraavat signaalit: SRAM_CLK, TCAM_CLK

Nämä signaalit tulee reitittää mahdollisimman lyhyinä, tyypillisesti alle 3 cm ja enintään 5 cm. Sarjan 25 ohmin vastuksen tulee olla mahdollisimman lähellä lähdesirun (FPGA) nastaa.

3. SFI5-liitäntäsignaalit

Tätä signaalia käytetään nopeaan-datan (3.125G) siirtoon optisen moduulin ja CS1999:n välillä, mukaan lukien sekä vastaanotto- että lähetyssignaalit.

Signaalit näkyvät alla olevassa taulukossa.

1) Käytä asianmukaista alempaa signaalikerrosta minimoidaksesi tyngän jälkien pituudet; käytä kaaria tai 45 asteen mutkia reitittäessäsi.

2) Via Rules: Poista kaikki pehmusteet sisäisiltä kerroksilta kaikista läpivientiaukoista (säilytä vain tyynyt liitoskerroksessa).

3) Katso yksityiskohtaiset reititys ja parametrisuositukset CS1999:n viitesuunnittelutiedostoista.

4) Vältä reitittämään vastaanotto- ja lähetysdifferentiaalipareja samalla tasolla.

4. Interlaken-liitäntäsignaalit: Näitä signaaleja käytetään nopeaan-datasiirtoon (3.125G) CS1999:n ja FPGA:n välillä. Kuten SFI5, ne sisältävät kaksi ryhmää: vastaanottaa ja lähettää. Signaalit näkyvät alla olevassa taulukossa.

Katso reititystiedot SFI5-signaalin reititysvaatimuksista.

5. XAUI-signaalit

Käytetään nopeaan{0}}signaalin siirtoon FPGA:n ja taustalevyn ZD-liitännän välillä.

1) ZD-liittimeen kytketyn jäljen pituuden tulee olla<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>on 4 parin 3.125G differentiaalisignaali;

LINE1_XAUI_RXDAT_P/N_<3.0>on 4 parin 3.125G differentiaalisignaali;

LINE0_XAUI_TXDAT_P/N_<3.0>on 4 parin 3.125G differentiaalisignaali;

LINE1_XAUI_TXDAT_P/N_<3.0>on 4 parin 3.125G differentiaalisignaali;

LI NE2_XAUI_RXDAT_P/N_<3..0>on 4 parin 3.125G differentiaalisignaali.

LINE3_XAUI_RXDAT_P/N_<3..0>on 4 parin 3.125G differentiaalisignaali.

LINE2_XAUI_TXDAT_P/N_<3..0>on 4 parin 3.125G differentiaalisignaali.

LINE3_XAUI_TXDAT_P/N_<3..0>on 4 parin 3.125G differentiaalisignaali.

2) Jokaisen differentiaalijohtoparin pituustoleranssin tulee olla alle 10 mil. Jokaisen neljän parin ei välttämättä vaadita olevan yhtä pitkä, mutta toleranssi tulee minimoida ja pituus pitää mahdollisimman lyhyenä.

3) Katso reititys SFI5-signaalin reititysvaatimuksista.

6. 700M LVDS-signaalia

Käytetään nopeaan{0}}signaalin siirtoon kahden FPGA:n välillä. Sisältää seuraavat neljä ryhmää:

Vastaanotto- ja lähetysdifferentiaalipareja ei tule reitittää samalla tasolla. Muiden differentiaalilinjojen tulee noudattaa yleisiä vaatimuksia.

7. HSTL-signaalit

U1:n (NL3300) ja IC2:n yhdistävät signaalit ovat HSTL-1-signaaleja, jotka toimivat noin 200 MHz:n taajuudella. Reititä ne yleisten HSTL-reititysvaatimusten mukaisesti.

1) Kaksisuuntaisten signaalien TCAM_DBUS[0:71] ja yksisuuntaisten signaalien CAM_CLK ja TCAM_IBUS 50 Ω:n päätevastukset tulee sijoittaa mahdollisimman lähelle U1:tä ja niiden pätkimien tulee olla mahdollisimman lyhyitä. Kuten alla olevasta kuvasta näkyy, on suositeltavaa noudattaa reititystä (a). Jos reititys on vaikeaa, noudata reititystä (b) pitäen päätevastuksen haaran pituus sekä replikointipisteen ja U1-nastan välinen etäisyys mahdollisimman lyhyenä.

2) Seuraavien signaaliryhmien on oltava yhtä pitkiä, virheen ollessa<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) VTT:n suodatinkondensaattorit CP1 - CP10 tulee jakaa tasaisesti päätevastusten ympärille.

8. 100M Ethernet-signaalit

1) Seuraavat ovat differentiaalisignaaliparit, joilla on samat reititysvaatimukset kuin yleisillä differentiaalisignaaleilla.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Seuraavat signaalit eivät ole differentiaalisignaaleja, mutta jokaisen ryhmän on oltava yhtä pitkä:

MII_TX_CLK, MII_TXD<3.0>, ja MII_TXEN on ryhmitelty yhteen virheellä<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS ja MII_RX_COL on ryhmitelty yhteen virheellä<1cm.

9. Side Scan -signaalin reititys

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

b) TCK-signaalin reitityssuunta on sama kuin TMS.

10. Ohjausväylän signaalit:

Sisältää LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB ja LOCAL_ALE.

Yhdistä jokainen väyläryhmä ketjutettuna{0}}.

11. Muut dataväylän signaalit:

Kaikissa muissa ryhmitetyissä väyläsignaaleissa, joita ei ole mainittu yllä, varmista, että kukin väyläryhmä ei eroa merkittävästi (säilytä sama suuruusluokka) ja että niiden pituus on lyhin mahdollinen.

Paneelissa näytettävät ilmaisimet sisältävät kolme virran ja järjestelmän tilan ilmaisinta sekä kolme 40G-liitännän tilailmaisinta.

Ilmaisimien suhteellinen sijainti paneelissa on esitetty alla olevassa kuvassa.

Vastaava suhde paneelin merkkivalojen ja logiikkakaavion LEDien välillä on seuraava:

Sijoita merkkivalot yllä olevien suhteellisten paikkojen ja vastaavien suhteiden mukaan.